修改18层高速板设计

1.本次打样的核心板为视觉处理板卡的主控电路板，数量为2块，板厚3.809mm，板材为FR4，表面工艺为沉金，阻焊颜色绿色，过孔盖油，字符颜色为白色。
2.核心板的尺寸为135.6x101.5mm，层数为18层。6,9,15层为电源层，其中9层为大电流CPU电源层。3,12层为高速层，其中走的是DDR等高速信号。16层也为高速信号层，走的是emmc，cameralink以及lvds等高速信号。5,8,10,14层为低速信号层。
3.DDR信号阻抗要求：单端50欧，差分100欧。
4.OTG信号阻抗要求：单端50欧。
5.hdmi信号阻抗要求：单端50欧。
6.emmc使用的是5.1标准的，信号阻抗要求：严格按照单端50Ω ±10%控制。
7.核心板CPU FPGA UMC1的顶层部分焊盘使用盘中孔工艺。
8.板材按照设计文件中的层管理器中的设置，辅助电源层9层的厚度为2oz。其他层的厚度为1oz；信号铜层和介电固化层的材料均参考层管理中的设置。
9.注意板上的电源管理芯片U2的E6脚（标识COMP_VCCPINT），由于软件问题，变成E1，由于时间有限，没有花太多时间修改。

可以合作的话  发原理图 设计图